

DATE OF DEPOSIT December 10, 2003


IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of:
Woong-Kwon Kim et al.
Serial No. To Be Assigned
Filing Date: Herewith
For: LIQUID CRYSTAL DISPLAY
DEVICE AND METHOD FOR
FABRICATING THE SAME

Commissioner for Patents
Alexandria, VA 22313

Transmitted herewith is a certified copy of priority document Korean Patent Application No. 2002-84611, filed December 26, 2002 for the above-named U.S. application.

Respectfully submitted,



Anthony P. Curtis, Ph.D.
Registration No. 46,193
Agent for Applicant

BRINKS HOFER GILSON & LIONE
P.O. BOX 10395
CHICAGO, ILLINOIS 60610
(312) 321-4200



별첨 사본은 아래 출원의 원본과 동일함을 증명함.

This is to certify that the following application annexed hereto is a true copy from the records of the Korean Intellectual Property Office.

출원번호 : 10-2002-0084611
Application Number

출원년월일 : 2002년 12월 26일
Date of Application DEC 26, 2002


출원인 : 엘지.필립스 엘시디 주식회사
Applicant(s) LG.PHILIPS LCD CO., LTD.



2003 년 11 월 26 일

특 허 청

COMMISSIONER



【서지사항】

【서류명】	서지사항 보정서
【수신처】	특허청장
【제출일자】	2003.11.10
【제출인】	
【명칭】	엘지 .필립스엘시디(주)
【출원인코드】	1-1998-101865-5
【사건과의 관계】	출원인
【대리인】	
【성명】	정원기
【대리인코드】	9-1998-000534-2
【포괄위임등록번호】	1999-001832-7
【사건의 표시】	
【출원번호】	10-2002-0084611
【출원일자】	2002.12.26
【발명의 명칭】	액정표시장치 및 그 제조방법
【제출원인】	
【접수번호】	1-1-2002-0430878-39
【접수일자】	2002.12.26
【보정할 서류】	특허출원서
【보정할 사항】	
【보정대상항목】	발명자
【보정방법】	정정
【보정내용】	
【발명자】	
【성명의 국문표기】	김웅권
【성명의 영문표기】	KIM,WOONG KWON
【주민등록번호】	700217-1480917
【우편번호】	435-040
【주소】	경기도 군포시 산본동 1145 세종아파트 640-1204
【국적】	KR

【발명자】**【성명의 국문표기】**

박승렬

【성명의 영문표기】

PARK, SEUNG RYULL

【주민등록번호】

741030-1148114

【우편번호】

406-120

【주소】

인천광역시 연수구 청학동 469-3 25/2

【국적】

KR

【취지】

특허법시행규칙 제13조·실용신안법시행규칙 제8조의 규정에 의하여 위와 같 이 제출합니다. 대리인
정원기 (인)

【수수료】**【보정료】**

0 원

【기타 수수료】

원

【합계】

0 원

【서지사항】

【서류명】	특허출원서
【권리구분】	특허
【수신처】	특허청장
【참조번호】	0009
【제출일자】	2002.12.26
【발명의 명칭】	액정표시장치 및 그 제조방법
【발명의 영문명칭】	Liquid Crystal Display Device and Method for fabricating the same
【출원인】	
【명칭】	엘지 . 필립스엘시디(주)
【출원인코드】	1-1998-101865-5
【대리인】	
【성명】	정원기
【대리인코드】	9-1998-000534-2
【포괄위임등록번호】	1999-001832-7
【발명자】	
【성명의 국문표기】	김웅권
【성명의 영문표기】	KIM,WOONG KWON
【주민등록번호】	700217-1480917
【우편번호】	435-040
【주소】	경기도 군포시 산본동 1145 세종아파트 640-1204
【국적】	KR
【발명자】	
【성명의 국문표기】	박승렬
【성명의 영문표기】	PARK,SEUNG RYUL
【주민등록번호】	741030-1148114
【우편번호】	406-120
【주소】	인천광역시 연수구 청학동 469-3 25/2
【국적】	KR
【취지】	특허법 제42조의 규정에 의하여 위와 같이 출원합니다. 대리인 정원기 (인)

【수수료】

【기본출원료】	20	면	29,000	원
---------	----	---	--------	---

【가산출원료】	5	면	5,000	원
---------	---	---	-------	---

【우선권주장료】	0	건	0	원
----------	---	---	---	---

【심사청구료】	0	항	0	원
---------	---	---	---	---

【합계】	34,000	원		
------	--------	---	--	--

【첨부서류】

1. 요약서·명세서(도면)_1통

【요약서】**【요약】**

본 발명에서는, 제 1 기판 상에 서로 교차되게 형성된 게이트 배선 및 데이터 배선과; 상기 게이트 배선 및 데이터 배선 교차부에 형성된 박막트랜지스터와; 상기 게이트 배선 및 데이터 배선의 교차 영역은 화소 영역으로 정의되고, 상기 화소 영역별로 적, 녹, 청 컬러필터가 차례대로 배열되며, 상기 드레인 전극을 일부 노출시키는 드레인 콘택홀을 가지는 컬러필터층과; 상기 박막트랜지스터를 덮는 영역에서, 적어도 2 개층 컬러필터 물질층의 적층 구조로 이루어진 광차단 패턴부와; 상기 컬러필터가 개재된 상태에서, 상기 박막트랜지스터와 연결된 화소 전극과; 상기 제 1 기판과 대향되게 배치된 제 2 기판과; 상기 제 2 기판의 내부면에 형성된 공통 전극과; 상기 화소 전극 및 공통 전극 사이 구간에 개재된 액정층을 포함하며, 상기 액정층의 두께는 셀갭을 이루고, 상기 광차단 패턴부와 대응된 위치에서의 셀갭은 0보다 큰 값을 가지는 액정표시장치를 제공함으로써, 컬러필터의 제조 공정에서, 컬러필터와 동일한 물질의 적층을 통해 박막트랜지스터의 채널부를 덮는 영역에 광차단 패턴부로 구성함에 따라, 별도의 블랙매트릭스 제조 공정을 생략할 수 있어, 공정 단순화로 제조 비용을 낮추어 생산 수율을 높일 수 있다.

【대표도】

도 4

【명세서】

【발명의 명칭】

액정표시장치 및 그 제조방법{Liquid Crystal Display Device and Method for fabricating the same}

【도면의 간단한 설명】

도 1은 일반적인 액정표시장치를 개략적으로 나타낸 도면.

도 2는 도 1의 II-II를 따라 절단한 단면도.

도 3은 본 발명의 제 1 실시예에 따른 COT 구조 액정표시장치에 대한 평면도.

도 4는 상기 도 3의 절단선 IV-IV에 따라 절단된 단면을 기준으로 한, 본 발명의 제 1 실시예에 COT 구조 액정표시장치에 대한 단면도.

도 5는 본 발명의 제 2 실시예에 따른 COT 액정표시장치에 대한 단면도.

<도면의 주요부분에 대한 간단한 설명>

110 : 제 1 기판

112 : 게이트 전극

114 : 제 1 캐패시터 전극

116 : 게이트 배선

118 : 게이트 절연막

120a, 120b : 액티브층, 오믹콘택층

120 : 반도체층

122 : 소스 전극

124 : 드레인 전극

126 : 데이터 배선

128 : 제 2 캐패시터 전극 130 : 드레인 콘택홀

132a, 132b, 132c : 적, 녹, 청 컬러필터

132 : 컬러필터층 134 : 화소 전극

136a, 136b, 136c : 적, 녹, 청 컬러필터 물질층

136 : 광차단 패턴부 150 : 제 2 기판

152 : 공통 전극 170 : 액정층

Pr : 적색 화소 영역 Pg : 녹색 화소 영역

Pb : 청색 화소 영역 C_{ST} : 스토리지 캐패시터스

T : 박막트랜지스터

T_R, T_G, T_B : 적, 녹, 청 컬러필터의 적층 두께

T_r, T_g, T_b : 적, 녹, 청 컬러필터 물질층의 적층 두께

C_t : 광차단 패턴부에서의 셀갭

【발명의 상세한 설명】

【발명의 목적】

【발명이 속하는 기술분야 및 그 분야의 종래기술】

<24> 본 발명은 액정표시장치에 관한 것이며, 특히 박막트랜지스터를 포함한 어레이 소자와 컬러필터를 동일 기판에 형성하는 COT(color filter on thin film transistor) 구조 액정표시장치에 관한 것이다.

- <25> 일반적으로, 액정표시장치는 액정분자의 광학적 이방성과 복굴절 특성을 이용하여 화상을 표현하는 것으로, 전계가 인가되면 액정의 배열이 달라지고 달라진 액정의 배열 방향에 따라 빛이 투과되는 특성 또한 달라진다.
- <26> 일반적으로, 액정표시장치는 전계 생성 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.
- <27> 도 1은 일반적인 액정표시장치를 개략적으로 나타낸 도면이다.
- <28> 도시한 바와 같이, 일반적인 컬러 액정표시장치(11)는 서브 컬러필터(8)와 각 서브 컬러필터(8)사이에 구성된 블랙매트릭스(6)를 포함하는 컬러필터(7)와 상기 컬러필터(8)의 상부에 증착된 공통전극(18)이 형성된 상부기판(5)과, 화소영역(P)이 정의되고 화소영역에는 화소전극(17)과 스위칭소자(T)가 구성되며, 화소영역(P)의 주변으로 어레이배선이 형성된 하부기판(22)과, 상부기판(5)과 하부기판(22) 사이에는 액정(14)이 충전되어 있다.
- <29> 상기 하부기판(22)은 어레이기판(array substrate)이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터(TFT)를 교차하여 지나가는 게이트배선(13)과 데이터배선(15)이 형성된다.
- <30> 이때, 상기 화소영역(P)은 상기 게이트배선(13)과 데이터배선(15)이 교차하여 정의되는 영역이며, 상기 화소영역(P)상에는 전술한 바와 같이 투명한 화소전극(17)이 형성된다.
- <31> 상기 화소전극(17)은 ITO(indium-tin-oxide)와 같이 빛의 투과율이 비교적 뛰어난 투명 도전성금속을 사용한다.

- <32> 상기 화소전극(17)과 병렬로 연결된 스토리지 캐패시터(C_{ST})가 게이트 배선(13)의 상부에 구성되며, 스토리지 캐패시터(C_{ST})의 제 1 전극으로 게이트 배선(13)의 일부를 사용하고, 제 2 전극으로 소스 및 드레인 전극과 동일층 동일물질로 형성된 아일랜드 형상의 소스/드레인 금속층(30)을 사용한다.
- <33> 이때, 상기 소스/드레인 금속층(30)은 화소전극(17)과 접촉되어 화소전극의 신호를 받도록 구성된다.
- <34> 전술한 바와 같이 상부 컬러필터 기판(5)과 하부 어레이기판(22)을 합착하여 액정패널을 제작하는 경우에는, 컬러필터 기판(5)과 어레이기판(22)의 합착 오차에 의한 빛샘 불량 등이 발생할 확률이 매우 높다.
- <35> 이하, 도 2를 참조하여 설명한다.
- <36> 도 2는 도 1의 II-II를 따라 절단한 단면도이다.
- <37> 앞서 설명한 바와 같이, 어레이기판인 제 1 기판(22)과 컬러필터 기판인 제 2 기판(5)이 이격되어 구성되고, 제 1 및 제 2 기판(22,5)의 사이에는 액정층(14)이 위치한다.
- <38> 어레이기판(22)의 상부에는 게이트 전극(32)과 액티브층(34)과 소스 전극(36)과 드레인 전극(38)을 포함하는 박막트랜지스터(T)와, 상기 박막트랜지스터(T)의 상부에는 이를 보호하는 보호막(40)이 구성된다.
- <39> 화소영역(P)에는 상기 박막트랜지스터(T)의 드레인 전극(38)과 접촉하는 투명 화소전극(17)이 구성되고, 화소전극(17)과 병렬로 연결된 스토리지 캐패시터(C_{ST})가 게이트 배선(13)의 상부에 구성된다.

- <40> 상기 상부 기판(5)에는 상기 게이트 배선(13)과 데이터 배선(15)과 박막트랜지스터(T)에 대응하여 블랙매트릭스(6)가 구성되고, 하부 기판(22)의 화소영역(P)에 대응하여 컬러필터(8)가 구성된다.
- <41> 이때, 일반적인 어레이기판의 구성은 수직 크로스토크(cross talk)를 방지하기 위해 데이터 배선(15)과 화소 전극(17)을 일정 간격(IIIa) 이격하여 구성하게 되고, 게이트 배선(13)과 화소 전극 또한 일정간격(IIIb) 이격하여 구성하게 된다.
- <42> 데이터 배선(15) 및 게이트 배선(13)과 화소 전극(17) 사이의 이격된 공간(A,B)은 빛샘 현상이 발생하는 영역이기 때문에, 상부 컬러필터기판(5)에 구성한 블랙 매트릭스(black matrix)(6)가 이 부분을 가려주는 역할을 하게 된다.
- <43> 또한, 상기 박막트랜지스터(T)의 상부에 구성된 블랙매트릭스(6)는 외부에서 조사된 빛이 보호막(40)을 지나 액티브층(34)에 영향을 주지 않도록 하기 위해 빛을 차단하는 역할을 하게 된다.
- <44> 그런데, 상기 상부 기판(5)과 하부 기판(22)을 합착하는 공정 중 합착 오차(misalign)가 발생하는 경우가 있는데, 이를 감안하여 상기 블랙매트릭스(6)를 설계할 때 일정한 값의 마진(margin)을 두고 설계하기 때문에 그 만큼 개구율이 저하된다.
- <45> 또한, 마진을 넘어서면 합착오차가 발생할 경우, 빛샘 영역(IIIa, IIIb)이 블랙매트릭스(6)에 모두 가려지지 않는 빛샘 불량이 발생하는 경우가 종종 있다.
- <46> 이러한 경우에는 상기 빛샘이 외부로 나타나기 때문에 화질이 저하되는 문제가 있다.

【발명이 이루고자 하는 기술적 과제】

- <47> 상기 문제점을 해결하기 위하여, 본 발명에서는 합착 마진을 제거하여 개구율이 향상된 액정표시장치를 제공하고자 한다.
- <48> 이를 위하여, 본 발명에서는 박막트랜지스터를 포함하는 어레이 소자와 컬러필터를 동일 기판에 형성하는 COT 구조의 액정표시장치를 제공하고자 한다.
- <49> 본 발명의 또 다른 목적은, 전술한 COT 구조 액정표시장치에서도 광누설 전류 차단을 위해 별도의 블랙매트릭스 패턴이 요구되었으나, 본 발명에서는 별도의 광누설 차단용 블랙매트릭스 패턴 및 해당 제조 공정을 생략하고도, 광누설 전류 발생을 방지할 수 있는 구조를 가지는 COT 구조 액정표시장치를 제공하는 것이다.
- <50> 이를 위하여, 본 발명에서는 박막트랜지스터가 형성된 어레이 기판 상에 컬러필터를 형성함에 있어서, 박막트랜지스터를 덮는 영역에 광누설 전류 차단용 블랙매트릭스 용도로 컬러필터 패턴을 형성하고자 한다.
- <51> 이때, 상기 박막트랜지스터를 덮는 위치의 컬러필터는 액정층의 두께로 정의되는 셀갭을 일정하게 유지시키는 스페이서와 무관하므로, 박막트랜지스터를 덮는 영역 상의 컬러필터의 두께치를 일정하게 유지하는 것이 중요하다.
- <52> 즉, 본 발명에서는 이웃하는 2 개의 컬러필터 또는 3 개의 컬러필터의 적층 구조를 통해 원하는 광누설 전류 차단용 컬러필터 패턴을 형성하고자 한다.

【발명의 구성 및 작용】

<53> 상기 목적을 달성하기 위하여, 본 발명의 제 1 특징에서는, 제 1 기판 상에 서로 교차되게 형성된 게이트 배선 및 데이터 배선과; 상기 게이트 배선 및 데이터 배선 교차부에 형성된 박막트랜지스터와; 상기 게이트 배선 및 데이터 배선의 교차 영역은 화소 영역으로 정의되고, 상기 화소 영역별로 적, 녹, 청 컬러필터가 차례대로 배열되며, 상기 드레인 전극을 일부 노출시키는 드레인 콘택홀을 가지는 컬러필터층과; 상기 박막트랜지스터를 덮는 영역에서, 적어도 2 개층 컬러필터 물질층의 적층 구조로 이루어진 광차단 패턴부와; 상기 컬러필터가 개재된 상태에서, 상기 박막트랜지스터와 연결된 화소 전극과; 상기 제 1 기판과 대향되게 배치된 제 2 기판과; 상기 제 2 기판의 내부면에 형성된 공통 전극과; 상기 화소 전극 및 공통 전극 사이 구간에 개재된 액정층을 포함하며, 상기 액정층의 두께는 셀갭을 이루고, 상기 광차단 패턴부와 대응된 위치에서의 셀갭은 0(zero)보다 큰 값을 가지는 액정표시장치를 제공한다.

<54> 본 발명의 제 2 특징에서는, 제 1 기판 상에 형성된 게이트 전극과; 상기 게이트 전극을 덮는 위치에 형성된 게이트 절연막과; 상기 게이트 절연막 상부의 게이트 전극을 덮는 영역에 위치하며, 비정질 실리콘(a-Si)으로 이루어진 액티브층(active layer)과, 불순물 비정질 실리콘(n+ a-Si)으로 이루어진 오믹콘택층(ohmic contact layer)이 차례대로 적층된 구조의 반도체층과; 상기 반도체층 상부에서 서로 이격되게 위치하는 소스 전극 및 드레인 전극과; 상기 소스 전극 및 드레인 전극 사이 구간에서 노출된 액티브층 영역으로 이루어진 채널(channel)과; 상기 게이트 전극, 반도체층, 소스 전극 및 드레인 전극은 박막트랜지스터를 이루고, 상기 박막트랜지스터를 덮는 영역에 위치하며, 적어도 두 개층 컬러필터 물질층의 적층 구조로 이루어진 광차단 패턴부와; 상기 광차단 패턴부와 동일 공정에서 동일 물질로 이루어진 적, 녹, 청 컬러필터로 이루어지며, 상기 드레인 전극을 일부 노출시키는 드레인 콘택홀을 가지는 컬러필

터층과; 상기 컬러필터층 상부에서, 상기 드레인 콘택홀을 통해 드레인 전극과 연결되는 화소 전극과; 상기 제 1 기판과 대향되게 배치되는 제 2 기판과; 상기 제 2 기판 내부면에 형성된 공통 전극과 ; 상기 제 1, 2 기판 사이 구간에 개재된 액정층을 포함하며, 상기 액정층의 두께는 셀갭을 이루고, 상기 광차단 패턴부와 대응된 위치에서의 셀갭은 0(zero)보다 큰 값을 가지는 액정표시장치를 제공한다.

<55> 본 발명의 제 1, 2 특징에 따른 상기 컬러필터층은, 감광성 안료를 이용한 사진식각공정(photolithography)에 의해, 적, 녹, 청 컬러필터를 순서대로 형성하는 방법에 의해 이루어지고, 상기 광차단 패턴부에 위치하는 컬러필터 물질층 각각은, 해당컬러 컬러필터 공정에서 회절노광법에 의한 사진식각 공정에 의해, 화소 영역부에 위치하는 컬러필터보다 낮은 두께치로 형성되는 것을 특징으로 한다.

<56> 본 발명의 제 1, 2 특징에 따른 상기 광차단 패턴부는, 적색 컬러필터 물질층, 녹색 컬러필터 물질층, 청색 컬러필터 물질층이 차례대로 적층된 구조로 이루어지고, 상기 광차단 패턴부는, 적색 컬러필터 물질층, 녹색 컬러필터 물질층이 차례대로 적층된 구조로 이루어지거나, 또는 적색 컬러필터 물질층, 청색 컬러필터 물질층이 차례대로 적층된 구조로 이루어지거나, 또는 녹색 컬러필터 물질층, 청색 컬러필터 물질층이 차례대로 적층된 구조로 이루어지는 것을 특징으로 한다.

<57> 상기 박막트랜지스터를 덮는 기판 전면에는 보호층이 추가로 포함되고, 상기 보호층 상부에 컬러필터층, 화소 전극이 차례대로 형성되어 있는 것을 특징으로 한다.

<58> 이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 상세히 설명한다.

<59> -- 제 1 실시예 --

<60> 도 3은 본 발명의 제 1 실시예에 따른 COT 구조 액정표시장치에 대한 평면도이다.

<61> 도시한 바와 같이, 제 1 방향으로 게이트 배선(116)이 형성되어 있고, 제 1 방향과 교차되는 제 2 방향으로 데이터 배선(126)이 형성되어 있으며, 게이트 배선(116) 및 데이터 배선(126)이 교차되는 영역은 화소 영역(P)으로 정의되고, 게이트 배선(116)이 데이터 배선(126)이 교차되는 지점에는 박막트랜지스터(T)가 형성되어 있다. 상기 박막트랜지스터(T)에는, 상기 게이트 배선(116)에서 분기된 게이트 전극(112)과, 데이터 배선(126)에서 분기된 소스 전극(122)과, 소스 전극(122)과 이격되게 위치하는 드레인 전극(124)과, 게이트 전극(112), 소스 전극(122) 및 드레인 전극(124)을 덮는 위치에 형성된 아일랜드 패턴 형상의 반도체층(120)으로 이루어진다.

<62> 상기 드레인 전극(124)과 연결되어 화소 전극(134)이 형성되어 있다. 상기 화소 전극(134)은 화소 영역(P)을 주 영역으로 하여 이웃하는 데이터 배선(126)과 일정간격 중첩되게 배치된 고개구율 구조를 이룬다.

<63> 그리고, 상기 화소 전극(134)은 전단 게이트 배선과 일정간격 중첩되게 위치하여, 상기 화소 전극(134)과 중첩되는 게이트 배선(116) 영역은 제 1 캐패시터 전극(114)을 이루고, 상기 제 1 캐패시터 전극(114)과 중첩된 영역에는, 상기 화소 전극(134)과 캐패시터 콘택홀(131)을 통해 연결된 제 2 캐패시터 전극(127)이 형성되어 있고, 제 1, 2 캐패시터 전극(114, 127)이 중첩된 영역은 미도시한 절연체가 개재된 상태에서 스토리지 캐패시턴스(C_{ST})를 이룬다.

- <64> 그리고, 상기 화소 영역(P)별로 적, 녹, 청 컬러필터(132a, 132b, 132c)가 차례대로 배치되어 컬러필터층(132)을 이루고, 특히 박막트랜지스터(T)를 덮는 영역에는 컬러필터층(132)과 동일 물질로 이루어진 광차단 패턴부(136)가 위치하는 것을 특징으로 한다.
- <65> 도면으로 상세히 제시하지는 않았지만, 상기 컬러필터층(132)이 개재된 상태에서 상기 드레인 전극(124)과 화소 전극(134)은 연결된다.
- <66> 상기 광차단 패턴부(136)에는 2 개 또는 3 개 컬러의 적층 구조로 이루어지며, 적층 두께는 화소 영역(P)에 형성되는 컬러필터층(132)의 두께보다 두껍지 않게 형성하는 것이 바람직하다.
- <67> 도 4는 상기 도 3의 절단선 IV-IV에 따라 절단된 단면에 대한 단면도이다.
- <68> 도시한 바와 같이, 제 1 기판(110) 상에 게이트 전극(112), 제 1 캐패시터 전극(114), 게이트 배선(116)이 서로 이격되게 형성되어 있다. 상기 제 1 캐패시터 전극(114)과 게이트 배선(116)은 일체형 패턴을 이룬다. 도면으로 상세히 제시하지는 않았지만, 상기 게이트 전극(112)은 게이트 배선(116)에서 분기된 패턴에 해당된다.
- <69> 상기 게이트 전극(112), 제 1 캐패시터 전극(114), 게이트 배선(116)을 덮는 영역에 게이트 절연막(118)이 형성되어 있으며, 게이트 절연막(118) 상부의 게이트 전극(112)을 덮는 위치에는 비정질 실리콘 물질로 이루어진 액티브층(120a)과, 불순물 비정질 실리콘 물질로 이루어진 오믹콘택층(120b)이 차례대로 적층된 구조의 반도체층(120)이 형성되어 있다.
- <70> 그리고, 상기 반도체층(120) 상부에는, 반도체층(120)을 덮는 영역에서 서로 이격되게 형성된 소스 전극(122) 및 드레인 전극(124) 그리고, 소스 전극(122)과 연결되는 데이터 배선

(126) 그리고, 전술한 제 1 캐패시터 전극(114)을 덮는 영역에 제 2 캐패시터 전극(128)이 각각 형성되어 있다.

<71> 상기 소스 전극(122) 및 드레인 전극(124) 사이 구간에는 노출된 액티브층(120a) 영역으로 정의되는 채널(ch)이 구성되어 있고, 상기 게이트 전극(112), 반도체층(120), 소스 전극(122) 및 드레인 전극(124)은 박막트랜지스터(T)를 이룬다.

<72> 그리고, 상기 박막트랜지스터(T)를 덮는 영역에는 적, 녹, 청 컬러필터(132a, 132b, 132c)로 이루어지는 컬러필터층(132)이 형성되어 있고, 한 예로 적색 화소 영역(Pr)의 박막트랜지스터(T)를 덮는 적색 컬러필터(132a)에는 드레인 전극(124)을 일부 노출시키는 드레인 콘택홀(130)이 형성되어 있고, 녹색 컬러필터(132b)에는 제 2 캐패시터 전극(128)을 일부 노출시키는 캐패시터 콘택홀(131) 형성되어 있다.

<73> 상기 컬러필터층(132) 상부에는 드레인 콘택홀(130)을 통해 드레인 전극(124)과 연결되는 화소 전극(134)이 형성되어 있다.

<74> 상기 화소 전극(134)의 또 다른 일측은 캐패시터 콘택홀(131)을 통해 제 2 캐패시터 전극(128)과 연결된다.

<75> 상기 제 1, 2 캐패시터 전극(114, 128)이 중첩된 영역은 스토리지 캐패시턴스(C_{ST})를 이룬다.

<76> 그리고, 상기 박막트랜지스터(T)를 덮는 영역에는, 상기 컬러필터(132)와 동일한 물질로 이루어지며, 한 예로 적색 화소 영역(Pr)에서는 컬러필터의 제조 공정이 적, 녹, 청 컬러순으로 진행됨에 따라, 적, 녹, 청 컬러필터 물질층(136a, 136b, 136c)이 차례대로 적층된 구조의 광차단 패턴부(136)를 포함하는 것을 특징으로 한다.

- <77> 이때, 상기 적색 화소 영역(Pr)은 청색 화소 영역(Pb)과 이웃하기 때문에, 광차단 패턴부의 청색 컬러필터 물질층(136)은 청색 컬러필터(132c)와 일체형 패턴으로 형성되어 있다.
- <78> 그리고, 상기 제 1 기판(110)과 대향되게 제 2 기판(150)이 배치되어 있고, 제 2 기판(150)의 내부면에는 공통 전극(152)이 형성되어 있으며, 제 1, 2 기판(110, 150) 사이 구간에는 액정층(170)이 개재되어 있고, 액정층(170)의 두께는 셀갭으로 정의된다.
- <79> 본 발명에서는, 상기 컬러필터(132)의 제조 공정에서, 상기 박막트랜지스터(T)를 덮는 위치에 컬러필터 물질층을 남겨, 세가지 컬러필터 물질층의 적층부를 박막트랜지스터(T)용 블랙매트릭스 패턴으로 이용함에 따라, 별도의 블랙매트릭스 제조 공정을 생략할 수 있는 것을 특징으로 한다.
- <80> 상기 광차단 패턴부(136)의 형성두께는, 적어도 화소 영역(Pr, Pg, Pb)별 컬러별 컬러필터(132)의 적층 두께와 동일하거나 작은 값을 가지도록 형성되며, 두께 조절은 각 컬러필터의 제조 공정에서, 회절 노광법을 이용하는 것으로 조절가능하다.
- <81> 상기 적, 녹, 청 컬러필터(132a, 132b, 132c)의 적층 두께를 각각 T_R , T_G , T_B , 적, 녹, 청 컬러필터 물질층(136a, 136b, 136c)의 두께치를 각각 T_r , T_g , T_b , 광차단 패턴부(136)과 공통 전극(152) 사이 셀갭을 C_t 라고 명칭하면,
- <82> $T_r < T_R$ 및, $T_g \leq T_G$ 또는, $T_b \leq T_B$
- <83> $T_g < T_G$ 및, $T_r \leq T_R$ 또는, $T_b \leq T_B$
- <84> $T_b < T_B$ 및, $T_g \leq T_G$ 또는, $T_r \leq T_R$
- <85> $C_t > 0$
- <86> 의 관계식이 성립되도록 형성하는 것이 중요하다.

<87> 도면으로 제시하지는 않았지만, 상기 컬러필터는 적, 녹, 청 컬러순으로 차례대로 형성되기 때문에, 상기 광차단 패턴부는 컬러 구분없이 모든 화소 영역에서 동일한 적층 구조를 가지게 된다.

<88> -- 제 2 실시예 --

<89> 도 5는 본 발명의 제 2 실시예에 따른 COT 액정표시장치에 대한 단면도로서, 상기 실시예 1과 동일한 절단면을 기준으로 한 단면도이고, 상기 실시예 1과 중복되는 부분에 대한 설명은 간략히 하고, 광차단 패턴부 적층 구조를 중심으로 설명한다.

<90> 도시한 바와 같이, 제 1 기판(210) 상에는 게이트 전극(212), 반도체층(220), 소스 전극(222) 및 드레인 전극(224)으로 이루어진 박막트랜지스터(T) 및 제 1 캐패시터 전극(214), 게이트 절연막(218), 제 2 캐패시터 전극(228)의 적층 구조를 가지는 스토리지 캐패시터스(C_{ST})가 구성되어 있고, 상기 박막트랜지스터(T) 및 제 2 캐패시터 전극(228)을 덮는 영역에는 적, 녹, 청 컬러필터(232a, 232b, 232c)로 이루어지며, 상기 드레인 전극(224) 및 제 2 캐패시터 전극(228)의 일부를 각각 노출시키는 드레인 콘택홀(230) 및 캐패시터 콘택홀(231)을 가지는 컬러필터(232)가 형성되어 있고, 컬러필터(232) 상부에는 드레인 콘택홀(230) 및 캐패시터 콘택홀(231)을 통해 드레인 전극(224) 및 제 2 캐패시터 전극(228)과 연결되는 화소 전극(234)이 형성되어 있고, 상기 제 1 기판(210)과 대향되게 배치되며, 내부면에 공통 전극(252)이 형성되어 있는 제 2 기판(250)을 가지는 구조에 있어서, 상기 박막트랜지스터(T)를 덮는 영역의 컬러필터(232)는 광차단 패턴부(236)를 이루며, 상기 광차단 패턴부(236)는 한 예로, 적색 컬러필터 물질층(232a) 및 청색 컬러필터 물질층(232b)이 차례대로 2 개의 컬러필터 물질층의 적층 구조로 이루어진 것을 특징으로 한다.

<91> 도면으로 제시하지는 않았지만, 상기 컬러필터 제조 공정에서는 감광성 안료를 이용한 사진식각 공정에 의해 적, 녹, 청 컬러필터를 차례대로 형성하기 때문에, 적색 컬러필터의 제조 공정에서 적색 화소 영역에 적색 컬러필터를 형성하는 단계에서, 광차단 패턴부에 적색 컬러필터 물질층을 소정의 두께치로 동시에 형성하고, 녹색 컬러필터 제조 공정에서는 녹색 컬러 화소 영역에만 녹색 컬러필터를 형성하고, 청색 컬러필터 제조 공정에서는 청색 컬러 화소 영역 및 전술한 적색 컬러필터 물질층을 덮는 위치에 소정의 두께치로 청색 컬러필터 물질층을 형성하는 방법으로 형성할 수 있다.

<92> 상기 적, 녹, 청 컬러필터(232a, 232b, 232c)의 적층 두께를 각각 T_R , T_G , T_B , 적, 청 컬러필터 물질층(236a, 236b)의 두께치를 각각 T_r , T_b , 광차단 패턴부(236)과 공통 전극(252) 사이 셀갭을 C_t 라고 명칭하면,

<93> $T_r < T_R$ 및(또는), $T_b \leq T_B$

<94> $T_r \leq T_R$ 및(또는), $T_b \leq T_B$

<95> $T_b < T_B$ 및(또는), $T_r \leq T_R$

<96> $C_t > 0$

<97> 의 관계식이 성립되도록 형성하는 것이 중요하다.

<98> 상기 광차단 패턴부의 컬러필터 물질층만을 선택적으로 얇은 두께로 형성하기 위해서는, 빛의 조사량을 낮출 수 있는 회절노광법을 이용하는 방법에 의해 가능하다.

<99> 그리고, 본 실시예에 따른 광차단 패턴부의 적층 구조는, 적, 청 컬러필터 물질층외에도, 녹, 청 컬러필터 물질층, 적, 녹 컬러필터 물질층이 차례대로 적층된 구조도 포함할 수 있다.

<100> 그러나, 본 발명은 상기 실시예들로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도 내에서 다양하게 변경가능하다.

<101> 한 예로, 상기 박막트랜지스터와 컬러필터층 사이 구간에, 박막트랜지스터용 보호층을 추가로 개재할 수 있으며, 상기 보호층을 포함하는 구조에서는 상기 컬러필터 공정에서, 1차 콘택홀을 형성한 다음, 상기 컬러필터층의 콘택홀을 기준으로, 노출된 보호층 영역을 식각하는 방법으로 화소 전극과 박막트랜지스터 및 캐패시터 전극을 연결시킬 수 있다.

【발명의 효과】

<102> 이와 같이, 본 발명에 따른 COT 구조 액정표시장치에서는, 컬러필터의 제조 공정에서, 컬러필터와 동일한 물질의 적층을 통해 박막트랜지스터의 채널부를 덮는 영역에 광차단 패턴부로 구성함에 따라, 별도의 블랙매트릭스 제조 공정을 생략할 수 있어, 공정 단순화로 제조 비용을 낮추어 생산 수율을 높일 수 있다.

【특허청구범위】**【청구항 1】**

제 1 기판 상에 서로 교차되게 형성된 게이트 배선 및 데이터 배선과;

상기 게이트 배선 및 데이터 배선 교차부에 형성된 박막트랜지스터와;

상기 게이트 배선 및 데이터 배선의 교차 영역은 화소 영역으로 정의되고, 상기 화소 영역별로 적, 녹, 청 컬러필터가 차례대로 배열되며, 상기 드레인 전극을 일부 노출시키는 드레인 콘택홀을 가지는 컬러필터층과;

상기 박막트랜지스터를 덮는 영역에서, 적어도 2 개층 컬러필터 물질층의 적층 구조로 이루어진 광차단 패턴부와;

상기 컬러필터가 개재된 상태에서, 상기 박막트랜지스터와 연결된 화소 전극과;

상기 제 1 기판과 대향되게 배치된 제 2 기판과;

상기 제 2 기판의 내부면에 형성된 공통 전극과;

상기 화소 전극 및 공통 전극 사이 구간에 개재된 액정층

을 포함하며, 상기 액정층의 두께는 셀갭을 이루고, 상기 광차단 패턴부와 대응된 위치에서의 셀갭은 0보다 큰 값을 가지는 액정표시장치.

【청구항 2】

제 1 기판 상에 형성된 게이트 전극과;

상기 게이트 전극을 덮는 위치에 형성된 게이트 절연막과;

상기 게이트 절연막 상부의 게이트 전극을 덮는 영역에 위치하며, 비정질 실리콘(a-Si)으로 이루어진 액티브층(active layer)과, 불순물 비정질 실리콘(n+ a-Si)으로 이루어진 옴릭 콘택층(ohmic contact layer)이 차례대로 적층된 구조의 반도체층과;

상기 반도체층 상부에서 서로 이격되게 위치하는 소스 전극 및 드레인 전극과;

상기 소스 전극 및 드레인 전극 사이 구간에서 노출된 액티브층 영역으로 이루어진 채널(channel)과;

상기 게이트 전극, 반도체층, 소스 전극 및 드레인 전극은 박막트랜지스터를 이루고, 상기 박막트랜지스터를 덮는 영역에 위치하며, 적어도 두 개층 컬러필터 물질층의 적층 구조로 이루어진 광차단 패턴부와;

상기 광차단 패턴부와 동일 공정에서 동일 물질로 이루어진 적, 녹, 청 컬러필터로 이루어지며, 상기 드레인 전극을 일부 노출시키는 드레인 콘택홀을 가지는 컬러필터층과;

상기 컬러필터층 상부에서, 상기 드레인 콘택홀을 통해 드레인 전극과 연결되는 화소 전극과;

상기 제 1 기판과 대향되게 배치되는 제 2 기판과;

상기 제 2 기판 내부면에 형성된 공통 전극과 ;

상기 제 1, 2 기판 사이 구간에 개재된 액정층

을 포함하며, 상기 액정층의 두께는 셀갭을 이루고, 상기 광차단 패턴부와 대응된 위치에서의 셀갭은 0보다 큰 값을 가지는 액정표시장치.

【청구항 3】

제 1 항 또는 제 2 항 중 어느 하나의 항에 있어서,

상기 컬러필터층은, 감광성 안료를 이용한 사진식각공정(photolithography)에 의해, 적, 녹, 청 컬러필터를 순서대로 형성하는 방법에 의해 이루어지는 액정표시장치.

【청구항 4】

제 3 항에 있어서,

상기 광차단 패턴부에 위치하는 컬러필터 물질층 각각은, 해당컬러 컬러필터 공정에서 회절노광법에 의한 사진식각 공정에 의해, 화소 영역부에 위치하는 컬러필터보다 낮은 두께치로 형성되는 액정표시장치.

【청구항 5】

제 1 항 또는 제 2 항 중 어느 하나의 항에 있어서,

상기 광차단 패턴부는, 적색 컬러필터 물질층, 녹색 컬러필터 물질층, 청색 컬러필터 물질층이 차례대로 적층된 구조로 이루어지는 액정표시장치.

【청구항 6】

제 1 항 또는 제 2 항 중 어느 하나의 항에 있어서,

상기 광차단 패턴부는, 적색 컬러필터 물질층, 녹색 컬러필터 물질층이 차례대로 적층된 구조로 이루어지는 액정표시장치.

【청구항 7】

제 1 항 또는 제 2 항 중 어느 하나의 항에 있어서,

상기 광차단 패턴부는, 적색 컬러필터 물질층, 청색 컬러필터 물질층이 차례대로 적층된 구조로 이루어지는 액정표시장치.

【청구항 8】

제 1 항 또는 제 2 항 중 어느 하나의 항에 있어서,

상기 광차단 패턴부는, 녹색 컬러필터 물질층, 청색 컬러필터 물질층이 차례대로 적층된 구조로 이루어지는 액정표시장치.


【청구항 9】

제 2 항에 있어서,


상기 박막트랜지스터를 덮는 기판 전면에는 보호층이 추가로 포함되고, 상기 보호층 상부에 컬러필터층, 화소 전극이 차례대로 형성되어 있는 액정표시장치.

【도면】


【도 1】




【도 2】



【도 3】



【도 4】



【도 5】

